다양한 자동차 테스트 요구 사항으로 인한 ESD 설계자의 고민, 1부

사회의 "스마트 전기화" 추세로 인해 시스템 수준에서 ESD 내성이 필요하게 되었습니다. IEC 61000-4-2[1]은 시스템 수준에서 정전기 방전 내성 테스트를 수행하는 방법을 정의합니다. 약 15년 ​​전까지만 해도 이러한 사건으로부터 보호하려면 "외부 세계"와 인터페이스하는 커넥터 근처의 보드/시스템 수준에서 임시 ESD 보호(TVS - 과도 전압 억제기)를 구현하는 것이 포함되었습니다.

그러나 시스템/보드 설계 비용을 절감하려는 욕구에서 비롯된 구성 요소 수준(예: 온칩)에서 시스템 수준 견고성을 구현하는 새로운 추세가 빠르게 표준 관행으로 자리잡고 있습니다.

이는 서류상으로는 논리적인 단계처럼 들릴 수 있지만 다음과 같은 점에서 부품 ESD 설계자에게 엄청난 과제를 안겨줍니다.

자동차 분야의 상황은 더욱 까다롭습니다. 시스템 수준의 ESD 내성(ISO 10605[2], IEC 61000-4-2에서 채택) 외에도 두 가지 전기 장애(ISO 7637[3, 4, 5])에 대한 내성을 다루는 수많은 요구 사항이 있습니다. 그리고 충족되어야 하는 RF 방해(IEC 62132 [6]).

이 기사는 두 부분으로 나누어져 있습니다. 첫 번째 부분에서는 ISO 10605 사양에서 비롯된 ESD 설계 문제를 다루고, 두 번째 부분에서는 ESD 설계와 EMC 내성 요구 사항 간의 균형을 검토합니다.

면적 경쟁력이 있는 온칩 IEC ESD 솔루션(레벨 4 사양의 경우 30A를 초과하는 대상)에 대한 수요를 해결하려면 SCR 기반 보호 체계의 구현이 필수입니다. 낮은 유지 전압 덕분에 이 솔루션은 전력 소모 측면에서 매우 유리합니다. 그러나 이는 트리거링 전압과 유지 전압 사이의 큰 변동을 초래할 수 있으며, 이로 인해 불균일한 전류 전도가 발생하고 솔루션이 효과적이지 않게 될 수 있습니다. 이는 ESD 설계 관점에서 IEC 61000-4-2와 ISO 10605 간의 구체적인 차이점을 파악하는 역할을 합니다.

ISO 10605는 4가지 서로 다른 RC 조합(R=330Ω, R=1.5KΩ, C=150pF 및 330pF)을 지정하며 펄스 감쇠 시간 범위는 60ns~600ns입니다. 보드/시스템 수준에서 필요한 실제 RC 조합은 구성 요소 설계 시점에 알려지지 않을 수 있습니다. 직접적인 결과는 ESD 설계자가 펄스 폭, 에너지 함량 및 상승 시간이 완전히 다른 4가지 스트레스 파형 모두에서 ESD 솔루션을 검증해야 한다는 것입니다.

[7]에서는 IEC 레벨 4 요구 사항(R = 330Ω, C = 150pF인 ISO에 해당)을 충족하는 HV SCR이 더 큰 커패시턴스와 저항기를 사용한 다른 모든 ISO 스트레스 순열에서 비참하게 실패했다고 보고되었습니다. 근본 원인은 100ns를 초과하는 펄스에 대한 정적 필라멘트 형성으로 인해 발생하는 HV SCR의 전력 확장성이 부족하다는 점에서 확인되었습니다. TLP 스트레스 기간과 ISO 수준 사이의 1차 상관관계도 확립되었습니다(그림 1 [7] 참조).

그림 1: 긴 펄스 TLP는 ISO 테스트의 다양한 조합의 영향을 모방할 수 있습니다[7]

성능 목표를 달성하려면 제품 개발 노력이 명백히 지연되는 상황에서 새로운 아키텍처를 고안해야 했습니다. 유사한 문제(즉, R=1.5K Ω인 TLP와 ISO 테스트 간의 상관 관계 부족)도 [8]에서 보고되었습니다.

ISO 10605의 네 가지 응력 파형은 상당히 잘 정의되어 있지만 동일한 파형이 실제로 구성 요소 수준에서 실행된다는 보장은 없습니다. 이는 구성요소 수준에서 시스템 수준 ESD 견고성을 구현한다는 개념 뒤에 숨어 있는 주요 개념적 문제입니다. 즉, 구성요소의 외부에 연결된 핀에서 보이는 실제 파형은 보드/시스템별 구현(트레이스 연결)의 함수입니다. 및/또는 개별 구성 요소). 특히 유도성 부하(예: 긴 보드 트레이스, 공통 모드 초크의 존재 또는 긴 케이블을 통한 방전)는 지속 시간(훨씬 길어질 수 있음)과 모양(대신 진동) 모두에서 예상되는 ISO 10605 파형에서 크게 벗어날 수 있습니다. 기하급수적으로 감소합니다.)